hola


TRABAJO OPCIONAL DE BUSES Y PERIFÉRICOS


















AUTORES:
Beltramo Ezequiel
Santana Cabrera Bentejuí
INTRODUCCIÓN

Ante tanta demanda de velocidad en cuanto a rapidez de funcionamiento, los fabricantes no dudan en evolucionar sus productos hasta hacerlos funcionar a velocidades que hace 5 años no nos cabrían en la imaginación, ahora bien, para poder aprovecharla velocidad de los dispositivos es necesario que el flujo de datos que existe entre ellos esté a la altura; y es que de poco vale tener el disco duro más rápido, la tarjeta más rápida... si la velocidad de transmisión no supera unos mínimos. Es por eso que en este artículo nos centramos en un nuevo zócalo que sustituirá al actual AGP y PCI y que se llamará PCI Express.
El bus PCI (PeripheralComponent Interconnect) ha sido el sistema estándar usado durante los últimos diez años, pero está comenzando a tocar techo. Las extensiones al PCI clásico, como los conectores de 64 bits o las velocidades de 66 o 100 MHz son demasiado costosas y, de todas formas, no pueden seguir el vertiginoso aumento de demanda del PC de los próximos años.
La 3ª generación de E/S (3GIO en inglés) ha sidorecientemente rebautizada como PCI Express, y parece ser el sustituto adecuado para el ubicuo bus PCI.
Otra característica del PCI es la simplicidad de uso. El Plug and Play permite la configuración automática de los periféricos, sin que el usuario necesite asignar "a mano" la IRQ, el DMA y los puertos de entrada/salida. Además permite que varios periféricos compartan la misma interrupción, aliviandode esta forma uno de los mayores problemas que tenía el PC.

DESARROLLO

Las limitaciones del bus PCI

Con la aparición de los sistemas RAID, la Gigabit Ethernet y otros dispositivos de alta velocidad, los 133MB/s del PCI se volvieron claramente insuficientes para manejar semejante cantidad de datos. Por eso los fabricantes de chipsets han buscado formas de soslayar esta limitación.
Hasta1997, los datos de la tarjeta gráfica constituían el mayor porcentaje del tráfico del bus PCI. El Accelerated Graphics Port (AGP), presentado en el chipset 440LX de intel, tenía dos objetivos principalmente: aumentar el rendimiento gráfico y desplazar los datos gráficos fuera del bus PCI. Al realizarse las transferencias para los gráficos a través de otro "bus" (técnicamente, AGP no es un bus puessólo permite un único dispositivo), el antes saturado PCI quedaba liberado para así poder atender mejor a los otros dispositivos.
Pese a todo, el AGP sólo fue un paso. El siguiente consistió en rediseñar el enlace entre en North Bridge y el South Bridge (los chipsets se dividen en estos dos componentes, manejando el primero la memoria y la parte gráfica, y el segundo los periféricos integradosen la placa madre). Los primeros chipsets, como los 440 de Intel, usaban un bus PCI para interconectar ambos bridges, con lo que el PCI no solo tenía que soportar el tráfico normal de los periféricos "en tarjetas", sino también el de los periféricos integrados en la placa madre y todo el tráfico de intercomunicación entre ambos chips. Para aliviar esta situación, Intel, VIA y SiS sustituyeron elbus PCI entre ambos dispositivos por una conexión de alta velocidad. Hoy en día, gracias al bus Communications Streaming Architecture de Intel, integrado dentro del hub del controlador de memoria de los chipsets i875/876, hasta la Gigabit Ethernet está fuera del bus PCI.
Sin embargo, aunque AGP, CSA, el AHA de Intel, el V-Link de VIA y el MuTIOL de SiS han conseguido reducir de forma bastanteexitosa la carga del bus PCI, no son más que soluciones temporales.
La necesidad de un mayor ancho de banda
Partimos de la base que las aplicaciones cada vez piden más prestaciones y "estrujan" cada vez más los recursos del hardware, de ahí que los fabricantes de hardware impriman mayores frecuencias de trabajo, mayor capacidad, mayores canales de salida y entrada de datos pero para aprovechar...