Vcbc

Departamento de Ingeniería Eléctrica

4. Introducción a la jerarquía digital sincrónica, SDH

Preparado por M. De La Sotta C. 2002-8

Departamento de Ingeniería Eléctrica

Jerarquía Digital Plesiócrona PDH
Jerarquías de transmisión PDH en Europa y norteamérica
x4 x7 x6

1,544 MB/S x24

6,312 MB/S

44,736 MB/S

274,176 MB/S

64 KB/S

x3

x3

x30 2,048 MB/S 8,448 MB/S34,368 MB/S 139,264 MB/S

*
564,992 MB/S

x4

x4

x4

x4

Preparado por M. De La Sotta C. 2002-8

Departamento de Ingeniería Eléctrica

Jerarquía PCM usada en Europa, Africa, Australia y Sud-américa
64 Kb/s x 30 8,448 Mb/s x 30 x4
CH 2 CH 3 CH 4

2,048 Mb/s 34,368 Mb/s x4
CH CH 2 3 CH 4

140 Mb/s x4

565 Mb/s

x4
CH 2 CH 3 CH 4

x 30

x 30

Codec TV Primer Orden34,368 Mb/s Segundo Orden Cuarto Orden Quinto Orden

Tercer Orden

Preparado por M. De La Sotta C. 2002-8

Departamento de Ingeniería Eléctrica

Transmisión digital PCM a 2,048 Mb/s (1)
Multitrama (4096 bits, 2 ms.)
TRAMA 1 TRAMA 3 TRAMA 15

0

1

2
TRAMA 2

3

4

5

6

7

8

9

10

11

12

13 14
TRAMA 14

15

TRAMA 0

Trama 256 bits, 125 us
0 1 2 34 5 6 7 8 9 10 11 12 13 14 15 1617 18 19 20 21 22 23 24 25 26 27 28 29 30 31

INTERVALOS DE TIEMPO

Preparado por M. De La Sotta C. 2002-8

Departamento de Ingeniería Eléctrica

Transmisión digital PCM a 2,048 Mb/s (2)
Trama (256 bits, 125 us)
Intervalos de tiempo

0 1 2 3 4

15 1617 18

30 31

ALINEAMIENTO DE TRAMA

ALINEAMIENTO DE MULTITRAMA

1 0

0 1

1

0

11

0

0 0

0 1 A2 1

1

Primer recorrido de IT de 0 a 31 Segundo recorrido de IT de 0 a 31

1

1 A1 0 1

1

1

1

CH

0

1

CH

0

1

1 bit, 488 ns

8 bits, 3,9 us

Preparado por M. De La Sotta C. 2002-8

Departamento de Ingeniería Eléctrica

Limitaciones de la jerarquía digital plesiócrona PDH (1)
Imposibilidad de identificar tramas de canales desde elflujo binario de alta velocidad (debido a bits de relleno)

Se insertan 2 bits de relleno 4 3 2 1 J J 4 3 2 1 Salida de 8 Mb/s

Entrada de 2Mb/s rápida

Adaptador de bit rate

Oscilador maestro

Se insertan 3 bits de relleno 3 2 1 J J J 3 2 1

Entrada de 2Mb/s lenta
Preparado por M. De La Sotta C. 2002-8

Departamento de Ingeniería Eléctrica

Limitaciones de la jerarquía digitalplesiócrona PDH (2)
La estructura de trama no posee adecuados recursos para la gestión de la red (para nuevos servicios) Terminal de línea
140 Mb/s OLT 34 - 140 8 - 34 2-8 Stand-by

Estación de inserción Terminal de línea y extracción 140 Mb/s
OLT 34 - 140 8 - 34 2-8 OLT 34 - 140 8 - 34 2-8 Stand-by OLT 34 - 140 8 - 34 2-8

2 Mb/s

2 Mb/s

2 Mb/s

2 Mb/s Monitoreo de tráfico de 140Mb/s

Preparado por M. De La Sotta C. 2002-8

Departamento de Ingeniería Eléctrica

Ventajas de la SDH.

COMPATIBILIDAD DIFERENTES FABRICANTES REDES FLEXIBLES CON USO DE ADM Y DCX CANALES DE OP.Y MANTENCIÓN INTEGRADOS MEZCLAR DIFERENTES SEÑALES PDH EN UN STM-1 MENOR CANTIDAD DE INTERFACES DE TX MENOR CANTIDAD DE PASOS DE MULTIPLEXIÓN

Preparado por M. De La Sotta C. 2002-8Departamento de Ingeniería Eléctrica

Jerarquía digital sincrónica, SDH
Multiplexacion y estructura de tramas

Velocidad básica de transmisión 155.520 Mb/s STM-1 (Synchronous Transport Module) STM - 4 622.080 Mb/s STM - 16 2.488.320 Mb/s STM - 64 9.953.280 Mb/s

En SDH todos los elementos del sistema se sincronizan con el “mismo” reloj.
STM - 4 es multiplexación directa (Byte interleave) octeto porocteto de 4 canales STM - 1. (Velocidad STM - N es N veces velocidad STM - 1)
Preparado por M. De La Sotta C. 2002-8

Departamento de Ingeniería Eléctrica

Multiplexaje por intercalacion de bytes (Byte interleave)
STM-1 (1) STM-1 (2) STM-1 (3) STM-1 (4)
AAA BBB CCC DDD MUX ...DCBADCBA

STM-4

Niveles superiores:
155 M 155 M 155 M 155 M MUX 622 M TDM 622 M síncrona 622 M 622 M
......