Introduccion a la informatica

Arquitectura de Computadores
1. Introducción 2. La CPU 3. Lenguaje Máquina 4. La Memoria 5. Sistemas de Entrada/Salida 6. Segmentación (Pipeline) 7. Memoria Caché 8. Arquitecturas RISC
Arquitectura de Computadores La Memoria - 1

Jerarquía de la Memoria
Coste por bit

Registros Caché N1-N2 Memoria Principal Disco Magnético Cinta Magnética Disco Óptico

Capacidad Tiempo de accesoFrecuencia de acceso

¿

Quién se ocupa del transvase entre memorias

?

- La CPU - El S. O.
La Memoria - 2

Arquitectura de Computadores

Tipos de Memoria
Lectura y escritura (RAM) Sólo lectura (ROM, PROM, EPROM, ...)

Memoria

Memoria

Convencional (Acceso por dirección) Asociativa (Acceso por contenido)

RAM

Estática (Más rápida. Memoria caché) Dinámica (Más lenta. Memoriaprincipal)
La Memoria - 3

Arquitectura de Computadores

Orden: Bits, Bytes y Palabras
7 6 5 4 3 2 1 0 bits

Byte n ¿Cómo se ordenan los bytes de una palabra?
Dato: 12345678 H en la Dirección: 84 82 83 84 85 86 87 88 89 ... ... 12 34 56 78 ... ...

Big-Endian

El byte más significativo en la dirección más baja 82 ... 83 ... 84 85 78 86 87 12 88 89 ... ...

56 34

Little-Endian
LaMemoria - 4

El byte más significativo en la dirección más alta
Arquitectura de Computadores

...Orden: Bits, Bytes y Palabras
Dato: “PACO”
82 ... 82 ... 83 ... 83 ... 84 85 P A

en la Dirección: 84
86 C 86 C 87 O 87 O 88 89 ... ...

Big-Endian

84 85 P A

88 89 ... ...

Little-Endian

¿

Algún Problema

?

¡SI! Al transmitir datos multi-byte entre máquinas con distintosmodelos
La Memoria - 5

Arquitectura de Computadores

Características de la Memoria
n bits direcciones k bits datos control

Memoria Principal
Hasta 2n direcciones

CPU

byte (8 bits) palabra (m bytes) Capacidad ≠ Espacio de direccionamiento Palabra Unidad Direccionable Unidad de Transferencia Tiempo de Acceso
La Memoria - 6

Al hablar de una memoria se debe tener en cuentaArquitectura de Computadores

Interfaz de la Memoria
Tiene patas de:
Direcciones Datos Control
A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 A10 A11 WE OE CS GND Vcc A12 A13 A14 A15 A16 A17 A18 A19 D0 D1 D2 D3 D4 D5 D6 D7 Vcc
La Memoria - 7

RAM 1Mb x 8

Arquitectura de Computadores

Interconexión CPU-Memoria
A31-A0 D7-D0 A31-A0 D7-D0

AS R/W

CS OE WE

CPU

Memoria de 4Gb x 8

¿Esrealista?
Arquitectura de Computadores La Memoria - 8

El Mapa de Memoria
$00000000

RAM
$02000000

32 Mb

$FFFF8000

EEPROM

4 Kb

$FFFFC000

ROM/PROM

16 Kb

Arquitectura de Computadores

La Memoria - 9

Organización de los Módulos
Mem. Principal CPU
12 Kdir. 4 Kdir. 2 bits Chip de Memoria

8 bits

- El Espacio de Hay que direccionamiento agrupar chips para conseguir -La longitud de la celda de memoria

Arquitectura de Computadores

La Memoria - 10

Organización

Agrupación por Longitud de Celda
0000 7 4 3 0

Sistema con una Memoria de 16K x 8 con Módulos de 16K x 4

Chip 1

Chip 2

2F00 3FFF

16 K

8 bits CPU
A0-A13 AS R/W D0-D7 A0-A13 CS A0-A13 CS

Chip OE 1
WE D0-D3 D4-D7

Chip OE 2
WE D0-D3 D0-D3
La Memoria - 11

D0-D7Arquitectura de Computadores

Organización Sistema con una Memoria de 16K x 8 con Módulos de 4K x 8 8 bits 4 Kdir.

Agrupación por Direcciones
8 bits
00000000000000 00000000000000

00111111111111 00111111111111 01000000000000 01000000000000

Chip 1 Chip 2 16 Kdir. Chip 3 Chip 4

01111111111111 01111111111111 10000000000000 10000000000000

10111111111111 10111111111111 1100000000000011000000000000

11111111111111 11111111111111
Arquitectura de Computadores La Memoria - 12

Organización
11 10 01 00

...Agrupación por Direcciones

Sistema con una Memoria de 16K x 8 con Módulos de 4K x 8
Decod.

A12-A13 A0-A11

Direcciones (A0 - A13) A0-A11 A0-A11 A0-A11

CPU
A0-A13 AS R/W D0-D7 D0-D7

A0-A11 CS

A0-A11 CS

A0-A11 CS

A0-A11 CS

Chip OE 1
WE DD-D7 7...