Fpga

Universidad Mayor de San Andrés Facultad de Ingeniería Carrera Ingeniería Electrónica

ETN 801 – Microprocesadores

“UNIDAD ARITMETICA LOGICA, EXPANDIDA”
Descripción en VHDL

Por: Américo Álvarez Surci Docente: Marcelo Ramírez M.

La Paz – Bolivia 2011

ETN-801 Microprocesadores Unidad Aritmética Lógica Expandida

1

“UNIDAD ARITMETICA LOGICA, EXPANDIDA” Descripción en VHDLAmérico Álvarez Surci americo.etn@gmail.com

RESUMEN
En el presente trabajo propone una alternativa del trabajo de los primeros laboratorios de la materia ETN-801 Microprocesadores de la Carrera de Ingeniería Electrónica de la U.M.S.A. Para esto se supone la utilización de las tarjetas de estudio DE2 de Altera y/o la Spartan3-AN de Xilinx, que utilizan el mismo lenguaje de descripción VHDL. Se tomaracomo referencia el texto de la materia junto con las guías prácticas, para describir parte por parte cada elemento de la ALU de la misma manera en que se lo hace en los laboratorios 1 y 2, y se incluirá los módulos que por razones económicas no se lo plasma en laboratorio práctico para realizar la Alu-Expandida.

1. INTRODUCCIÓN
El conocer íntimamente el computador nos brinda una mejorperspectiva y entendimiento de este. Por tal motivo se tiene que ensamblar en cada laboratorio de la materia Microprocesadores, cada elemento del computador; teniendo como resultado a finalizar el Quinto laboratorio un pequeño Computador Digital. En primera instancia se ensambla una Unidad Básica de Cálculo (UBC), que realiza operaciones básicas de aritmética binaria (suma, resta, incremento, decremento,complemento a 1 y 2). Luego diseñamos una Simple ALU, que realiza 3 operaciones lógicas además de las operaciones de la UBC, añadiendo banderas para observar algún caso particular. Hasta esta instancia pudimos plasmar los circuitos en laboratorio sin inconvenientes, el problema surge si queremos expandir nuestra ALU a una mas “interesante” con mas funcionalidad, mas módulos (multiplicación, sumaBCD, desplazamiento de registros), o simplemente con el hecho de querer trabajar con mas bits de palabra para las señales de entrada. Lamentablemente por razones de tiempo y económicas, se priva al estudiante poder apreciar una ALU más completa y con mas funcionalidad, ya que el armar este tipo de circuitos es moroso y costoso. Una solución práctica que presentamos en este trabajo, es lautilización de las tarjetas de estudio fpga, adquiridas por nuestra carrera, ya que estas utilizan para su programación VHDL, que es un lenguaje de descripción y modelado de circuitos.

ETN-801 Microprocesadores Unidad Aritmética Lógica Expandida

2

2. UNIDAD BÁSICA DE CALCULO (UBC)
La estructura de nuestra unidad de cálculo es:

Como se observa el sistema es para entradas X y Y de n-bits cadauna, lamentablemente por cuestiones económicas en laboratorio solo se diseña un circuito para 4 bits, dicha limitación no se observa cuando se lo diseña en vhdl. 2.1 TABLA FUNCIONAL:
S4 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 S3 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 S2 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 S1 0 0 1 1 0 0 11 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 S0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 C 0 0 0 1 0 1 1 1 0 ↕ 0 ↕ ↕ 1 ↕ 1 0 ↕ ↕ 1 0 ↕ ↕ 1 ↕ ↕ ↕ ↕ ↕ ↕ ↕ ↕ R 0 1 -1 0 -1 0 -2 -1 Y Y+1 -Y-1 -Y Y-1 Y -Y-2 -Y-1 X X+1 X-1 X -X-1 -X -X-2 -X-1 X+Y X+Y+1 X-Y-1 X-Y -X+Y-1 Y-X -X-Y-2 -X-Y-1 Función Borrar salida Uno positivo Uno negativo Borrar salida Uno negativo Borrar salidaDos negativo Uno negativo Leer Y Incrementar Y Complemento a 1 de Y Complemento a 2 de Y Decrementar y Leer Y Función compleja Complemento a 1 de Y Leer X Incrementar X Decrementar X Leer X Complemento a 1 de X Complemento a 2 de X Función compleja Complemento a 1 de X Sumar Función compleja Función compleja Restar Y de X Función compleja Restar X de Y Función compleja Función compleja...